JP 6060658 - 303.623us5

1/9/1
DIALOG(R)File 347:JAPIO
(c) 2001 JPO & JAPIO. All rts. reserv.
04416758 **Image available**

SEMICONDUCTOR STORAGE DEVICE

PUBLISHED: March 04. 1994 (19940304)

INVENTOR(s): YAMAMOTO HIROSHI

NAGAI KENJI FURUYAMA TAKAAKI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

FUJITSU VLSI LTD [491219] (A Japanese Company or Corporation)

, JP (Japan)

APPL NO.: 04-208273 [JP 92208273] FILED: August 04, 1992 (19920804)

INTL CLASS: [5] G11C-011/409

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: P, Section No. 1751, Vol. 18, No. 303, Pg. 68, June

09, 1994 (19940609)

ABSTRACT

PURPOSE: To reduce a circuit area required to provide a DC-LOAD circuit for resetting a potential of data bus of a semiconductor storage device and a control circuit for controlling the same DC-LOAD circuit.

CONSTITUTION: A write amplifier 14 is constituted by transistors Tpu, Tpd connected to data buses DB, /DB and a logic circuit 16 for driving these transistors Tpu, Tpd based on a binary control signal for setting the write or read mode and also a binary data D. The logic circuit 16 operates to reset the potential of the data bus to the equal voltage by turning on the transistor Tpu and simultaneously turning OFF the transistor Tpd based on a control signal .phi.(sub 3) for setting the read mode and also cause the transistors Tpu, Tpd to output a complementary signal to the data bus based on the control signal .phi.(sub 3) and write data D for setting the write mode.

(19) 日本国特許庁 (JP)

(12) 公 關 特 許 公 報 (A)

(11)特許出頤公園必得

特關平6-60658

(43)公開日 平成6年(1994)3月4日

容査的水 未的水 的水項の設3(全13頁)

(21) 出度谷号	特限平4-208273	(71) 出員人 000005223	
		含土造株式会社	
(22) 出頃日	平成4年(1992)8月4日	神奈川県川崎市中原区上小田	9中1015番地
		(71)出版人 000237817	
		富士和ヴィエルエスアイ株式	C 会社
		2知梁忍日并市高瓜寺叮27	T目1844登2
		(72)発明者 山本 治史	
		经知见春日井市高 烈寺可 2 7	「目1844套 2
		富士記ヴィエルエスアイ株式	(会社内
		(72) 発明者 永井 口格	
		☑如贝容日井市高广寺町 2 7	T目1844番2
		食士盃ヴィエルエスアイ株式	大会社内
		(74)代职人 护理士 風田 協宜	
		(1.0) (4.2) (1.2)	島は質に鋭く


(54)【兇明の名称】 半収体記憶装口

(57) 【亞纳】

【目的】本発明は半導体記位数程のデータバスの党位を リセットするDC-LOAD回路と、開DC-LOAD 回路を紹介する知符回路を形成するために要する回路面 舶を紹介することを目的とする。

【切成】ライトアンプ14は、データパスDB、パーDBに接触されるトランジスタTpn、Tpdと、むき込み若しくは認出しモードを設定する二位信号である信仰信号の3と、同じく二位信号であるむき込みデータDとに基づいて各トランジスタTpn、Tpdを以例する心型回路部16とから協成され、治理回路部16は設出しモードを設定する制御信号の3に基づいてトランジスタTpnをオンさせると同時にトランジスタTpdをオフさせてデータパスの12位を同一包位にリセットし、合き込みモードを設定する制御信号の3と含き込みデータDとに基づいて各トランジスタTpu、Tpdからデータパスに相信信号を出力させるように動作する。

本発列のほ型延明風



(2)

特期平6-60658

【特許買求の原題】

【貯水項1】 データパス (DB, パーDB) にライト アンブ (14) を接続し、暮き込みモード時には前配ラ イトアンプ(14)から出力される相続信号に基づい て、囚択された配位セルにセル何報を容さ込み、説出し モード時には説出し助作に先立ってデータバス(DB、 パーDB)を同一配位にリセットする半導体配位装配で あって、

前記ライトアンプ (14) は、前記データパス (DB. スタ (Tpu) 及びプルダウントランジスタ (Tpd) と、 書き込みモード若しくは説出しモードのいずれかを設定 する二位信号である阿弥信号(φ3)と、同じく二位信 号であるむき込みデータ(D)とに基づいて前配各トラ ンジスタ (Tpm, Tpd) を図効する約項回路部 (16) とから构成し、

前記的型回路部(16)は飲出しモードを設定する前記 **制御信号(φ3)に基づいて前記プルアップ用トランジ** スタ (Tpu) をオンさせると同時に尚配プルダウン用ト ランジスタ (Tpd) をオフさせて前記データパス (D 20 れている。 B. パーDB) の電位を同一電位にリセットし、 留き込 みモードを設定する前配制御信号(φ 3)と前配費き込 みデータ (D) とに基づいて前配各トランジスタ (Tp u. Tpd) から前記データパス (DB, パーDB) に相 初信母を出力させるように効作することを特徴とする半 **郊外配位装**位。

【韶求項2】 前記管理回路部は、書き込みモード時に Hレベル、鋭出しモード時にレレベルとなる前配制抑郁 号 (φ3) をNAND回路 (6d, 6e) の一方の入力 端子に入力し、前配NAND回路(6d)の他方の入力 30 パスDB、パーDBに投いされる。 端子にはインパータ回路 (7h) を介して前記容き込み データ (D) を入力し、前配NAND回路 (6e) の他 方の入力端子には前記台き込みデータ(D)を直接入力 し、的記NAND回路(6d)の出力信号は前配データ パス (DB) のプルアップ用トランジスタ (Tr7) のゲ ートに入力するとともにインパータ回路 (71)を介し て該データパス (DB) のブルダウン用トランジスタ (Tr8) のゲートに入力し、前配NAND回路(6e) の出力信号は前記データパス(パーDB)のプルアップ 用トランジスタ (Tr9) のゲートに入力するとともにイ ンパータ回路 (7 J) を介して放データパス (パーD) B) のプルダウン用トランジスタ (Tr10) のゲートに 人力するように构成し、前紀プルアップ用トランジスタ (Tr7, Tr9) 及びプルダウン用トランジスタ (Tr8, Tr10) はNチャネルMOSトランジスタで构成したこ とを特徴とする前求項1配数の半等体配位装置。

【節求項3】 前配約理回路部は、努き込みモード時に Hレベル、競出しモード時にLレベルとなる前配制復位 号 (φ3) をNAND回路 (6g, 6h) の一方の入力

始子にはインパータ回路 (7 n) を介して前記書き込み データ (D) を入力し、前記NAND回路 (6 h) の他 方の入力増子には前記録き込みデータ(D)を直接入力 し、前記NAND回路(6g)の出力信号はインパータ 回路(7 q)を介してCMOSインパータ回路(7 s) に入力するとともに餃CMOSインパータ回路(7s) の出力趋子を前紀データパス(パーDB)に接続し、前 記NAND回路(6h)の出力保号はインパータ回路 (7p) を介してCMOSインパータ回路(7r)に入 パーDB) にそれぞれ接続されるブルアップ用トランジ 10 力するとともに数CMOSインパータ回路(7 r)の出・ カ始子を前記データパス (DB) に接続したことを特録 とする印象項1配理の半辺体配位装口。

2

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は容を込み似館を仰えた 半草体配位独口に関するものである。近年の半草体配位 **基団は益々大規权化及び大容量化が追み、その回路面稅** も均大する傾向にある。そのため、大規模化及び大容型 化を図りながら回路面積の増大を抑制することが要謝さ

[0002]

【従来の技術】従来のDRAMの一例を図8に従って説 明すると、多数対のピット息BL、パーBLは伝送ゲー トTrgを介してデータバスDB、バーDBに投稿されて

【0003】前記伝送ゲートTrgには前記ピット億日 L. パーBLの各対毎にコラムデコーダ1からのコラム 辺択信号CLが入力され、そのコラム辺択信号CLによ りいずれかの対のピットはBL、パーBLが前記データ

[0004] 前記データパスDB、パーDBにはセンス パッファ 2が接続され、両データパスDB、パーDBに 飲み出されたセル管領はセンスパッファ2で増幅されて 出力される。

【0005】 前紀データパスDB、パーDBにはDC-LOAD回路3が接続されている。すなわち、そのDC -LOAD回路3はNチャネルMOSトランジスタTr 1, Tr2のソースが尚配データパスDB, パーDBに接 焼され、同トランジスタTrl, Tr2のドレインは印源V 40 ccに投貌されている。

【0006】前配トランジスタTrl, Tr2のゲートには は図回路4から制切信号φ1が入力される。そして、同 **制勾信号φ1がHレベルとなると、前配四トランジスタ** Tri, Tr2がオンされてデータパスDB, パーDBが町 波Vccから同トランジスタTrl, Tr2のしきい位分低下 したレベルにリセットされる。

【0007】 前記データパスDB、パーDBにはライト アンプ5が接続されている。そのライトアンプ5に前記 制御回路4から前記制御留号φ1とは相説関係の制御倡 遠子に入力し、前記NAND回路($6~\mathrm{g}$)の他方の入力 $50~\mathrm{ff}$ 与 $a~\mathrm{2}$ が入力されるとともに、外部からむを込みデータ

3

Dが入力される。

【0008】すなわち、前配切存储号 φ 2 はNAND回 路6a,6bの一方の入力増予に入力され、同NAND 回路 6 a の他方の入力増子には前記点を込みデータDが 入力されている。また、NAND回路6 bの他方の入力 場子には前配貸き込みデータDがインパータ回路?aで 反伝されて入力されている。

【0009】 前配NAND回路6 aの出力信号はインバ ータ回路7bを介してNチャネルMOSトランジスタT r3, Tr6のゲートに入力され、NAND回路 6 bの出力 10 信号はインバータ回路7cを介してNチャネルMOSト ランジスタTr4, Tr5のゲートに入力されている。

【0010】 放配トランジスタTr3、Tr4は包源Vccと 色頭Vssとの間で直列に接放され、前記トランジスタT r5. Tr6は包摂Vccと兌頭Vssとの間で直列に投錠され ている。また、前記トランジスタTr3、Tr4向が前記デ ータバスDBに接旋され、筒配トランジスタTr5, Tr6 聞がデータバス・バーDBに拡放されている。

【0011】従って、前配約回信号φ2がLレベルとな ペルとなってトランジスタTr3~Tr6はオフされる。ま た、前記制得信号φ2がHレベルとなった状態で、前記 書き込みデータDがHレベルとなると、インパータ回路 7 bの出力信号がHレベルとなるとともにインパータ回 路7cの出力信号がLレベルとなる。

【0012】すると、トランジスタTr3, Tr6がオンさ れるとともにトランジスタTr4, Tr5がオフされるた め、データパスDBはHレベル、データパス・パーDB はレレベルとなる.

[0013] また、前辺制口信号 62 がHレベルとなっ 30 た状況で、前記目含込みデータDがレレベルとなると、 データパスDBはLレベル、データパス・パーDBはH レベルとなる。

【0014】前記録は回路4の均成を図9に従って説明 すると、このDRAMの以作をは向する基準例句信号R ASパーはインパータ国路7dに入力される。基印以即 信号CASパーはインパータ回路7eに入力され、心き 込み制御信号WEパーはNOR回路8 aの一方の入力均 子に入力されている。

[0015] 前記インパー夕回路7d, 7eの出力信号 40 はNAND回路6cに入力され、同NAND回路6cの 出力俗号は前辺NOR回路8aの他方の入力均子に入力 されている。

【0016】前配NOR回路8aの出力信号はAND回 路9a及びNOR回路8bの一方の入力増子に入力さ れ、AND回路9a及びNOR回路8bの他方の入力増 子には前配NOR回路8aの出力信号がインパータ回路 7f, 7gを介して入力されている。

【0017】そして、前記AND回路9aから前配制御 信号 ϕ 2 が出力され、前紀NOR回路 8 b から前配制御 50 スアンプSAが活性化されてビット類BL,パーBLの

信号φ1が出力されている。前記各ピット類BL, パー BLに接続される回路辞を図10に従って説明すると、 ピットはBL、パーBL間にはCMOS相成のフリップ フロップ回路によるセンスアンプSAが松口され、同セ ンスアンプSAには口道V1、V2が供給される。

【0018】そして、前記センスアンプSAが活性化さ れる場合は前記包蔵V2として口波Vccが供給されると 同時に虹観V1としてCI型Vssが供給され、阿口額V 1, V2がともに1/2Vccレベルとなると、同センス アンプSAが不活性状態となる。

【0019】前記ピット以BL、バーBLと多数本のワ ード換WL0~WLnとの間には多敏の配位セルCが投 焼される。ロウデコーダ(図示しない)によりワードは WL0~WLn+1 の中からいずれか一本のワード母が忍 択されて同ワード憩の電位がHレベルとなると、辺択さ れたワード娘に狡紋されている配位セルCに対し、ビッ ト拉BL、パーBLを介してセル旬報の書き込みあるい は筬出し効作が行われる。

【0020】前記ピット息BL、パーBLにはNチャネ るとインパー・タ回路7b, 7cの出力信号はともにLレ 20 ルMOSトランジスタで高成されるリセットトランジス タTr7、Tr8を介してリセット包位である1/2 Vccが 供給される。両ピット為BL、パーBLは同じくNチャ ネルMOSトランジスタでは成されるリセットトランジ スタTr9を介して投資されている。

> 【0021】そして、むき込み及び彼出し場件に先立つ ピット息BL、パーBLのリセット動作時には、各トラ ンジスタTr7~Tr9にHレベルのリセット信号Aが入力 されて各トランジスタTr7~Tr9がオンされることによ り、両ピット憩BL,パーBLのC位が1/2Vccにリ セットされる。

[0022] 次に、上記のように构成されたDRAMの セル位置の音を込み操作を図11に従って説明する。 昼 き込み団作に先立って、Hレベルとなっている母を込み 制御信号WEパーにより刨御回路4から出力される制御 信号 o 1 はIIレベル、阿 o 2 はL レベルとなる。

【0023】 すると、DC-LOAD回路3のトランジ スタTrl, Tr2はオンされて、データパスDB, パーD Bは環境Vccから前記トランジスタTrl、Tr2のしきい 位分低下したレベルにリセットされている。

[0024] この状態で、前配基甲制勾信号RASパー のレレベルへの立ち下がりに基づいて前記リセット伯号 AがHレベルからLレベルに引き下げられ、次いで切え ぱワードやWLnが延択されてその回位がHレベルに引 き上げられる。

【0025】すると、当飲ワード憩WLnに技嫌されて いる紀位セルCに格効されているセル俯殺に基づいて当 放ビット額BL、バーBLに僅かな貸位差が生じる。こ こで、センスアンプSAに包贷V1として質項Vssが供 始され、包質V2としてQ質Vccが供給されて、同セン

-421-

(4)

5

口位差が拡大される。

【0026】次いで、前記コラムデコーダ1から出力さ れるコラム辺沢個号Cしにより当該ビット類Bし、パー BLに接放された伝送ゲートTrgがオンされ、同ピット 遊BL、パーBLに睨み出されたセル俯観がデータパス DB、パーDBに伝道される。

(0027] すると、当畝ピット線BL、パーBLに紋 み出されたセル宿和に基づいてデータバスDB、パーD Bに豊かなQ位差が生じ、図11に示すように例えばデ 偽かに低下する。

【0028】次いで、沓き込み制御倡号WEパーと基印 財印信号CASパーがレレベルとなるとむき込みモード となり、前記同四回路4から出力される同口個号 φ 2 は Hレベル、同ø1はLレベルとなる。従って、DC-L OAD回路3のトランジスタTrl, Tr2はオフされる。

【0029】ここで、例えばライトアンプ5にHレベル の音き込みデータDが入力されると、ライトアンプ5の トランジスタTr3, Tr6がオンされるとともに、トラン ジスタTェ4、Tェ5がオフされる。

【0 0 3 0】 すると、データパスDBはHレベル、すな わち紅旗 VeeからトランジスタTr3のしきい位分低下し たは位に引き上げられる。また、データパス・パーDB はレレベル、すなわち匂額Vssレベルに引き下げられ、 これにともなってピット標BレがHレベル、ピット様・ パーBLがLレベルとなってセンスアンプSAの頭作も 反版され、前記むき込みデータDに基づくセル俗語が当 **数記位セルに口き込まれる。**

【0031】次いで、コラム起択俗号CLがLレベルと なって前記ピットはBL、パーBLとデータパスDB、 バーDBとが切り口される。すると、前配即切回路2か ら出力される口仰信号 φ 2 はL レベル、制仰信号 φ 1 は Hレベルとなって、ライトアンプ5の各トランジスタT r3~Tr6はオフされ、DC~LOAD回路3の各トラン ジスタTrl, Tr2はオンされる。

【0032】 従って、データバスDB、パーDBは口頂 Vccから各トランジスタTrl, Tr2のしきい値分だけ低 下した穏位にリセットされる。次いで、忍択されていた リード意WLnがLレベルに復帰し、センスアンプSA に供給されるQほV1, V2が1/2 Vccにリセットさ 40 れて同センスアンプSAが不活性化される。

【0033】さらに、リセット倡母AがHレベルに立ち 上げられてピットはBL、パーBLが1/2 Vccのレベ ルにリセットされて次の偽作を待つ状態となる。一方、 前記DRAMのセル自殺の説出し動作を説明すると、前 記録き込み団作のリセット僧号Aの立ち下がりからコラ ム避択信号CLの立ち上がりまでの助作は説出し頭作で も同様である。

【0034】そして、基準制御留号RASパー、CAS パーがLレベルとなり、かつむき込み制御信号WEパー 50 モードを設定する前配制御信号 o 3 に基づいて前配プル

がコレベルに位換されるため、図12に示すように飼御 回路4から出力される側凹個号の2はLレベルに趋势さ れ、制御信号 01はHレベルに負持される。

G

【0035】従って、DC-LOAD回路3のトランジ スタTrl, Tr2がオンされて、データパスDB, バーD BはQ缸Vccから関トランジスタTr1, Tr2のしきい位 分だけ低下した口位に急持される。

【0036】この状態で、窓択された配管セルからピッ ト息BL、パーBLにセル钌氧が配み出されて同ピット ータバスDBの包位がデータバス・パーDBの包位より 10 憩BL、パーBL間に僅かな包位差が生じ、その包位差 がセンスアンプSAで炊賃される。

> [0037] そして、そのセンスアンプSAの出力信号 に基づいて図12に示すようにデータパスDB, パーD Bに包位盤が生じ、その包位盤をセンスパッファ2で増 **擂してセル竹切として出力する。**

> 【0038】次いで、コラム辺択値号CLにより別の対 のピット結BL、パーBLを超択して同様な功作により セル桁殻を睨み出す。

[0039]

【発明が僻決しようとする課題】 ところが、上記のよう なDRAMでは協出し頭作時にはデータパスDB, パー DBを急渡Vecに近いレベルにリセットして徳出し効作 の高遠化を図るためのDC-LOAD四路3とライトア ンプ5とが別凹に必収となる。さらに、そのDC~LO AD回路3とライトアンプ5の効作を制印するための制 毎回路4が必要となる。

【0040】 そのため、DC-LOAD回路3とライト アンプ5を配切するための飼行国路4が紅仰化するとと もに、制口国路4及びDC-LOAD国路3を使けるた 30 めに娶する面位がむ大するという同口点がある。

【0041】この発明の目的は、半等体配位装置のデー タパスの党位をリセットするDC-LOAD回路と、同 DC-LOAD回路を閉口する制御回路を形成するため に要する回路函税を贮小することにある。

[0042]

【以口を仰染するための手段】図1は本発明の原理説明 図である。すなわち、データパスDB、パーDBにライ トアンプ14を投口し、奇を込みモード時には前配ライ トアンプ14から出力される相沿信号に基づいて、脳択 された記録セルにセル情気をひき込み、貸出しモード時 には없出し効作に先立ってデータパスDB。パーDBを 同一包位にリセットする半導体配位独位で、前配ライト アンプ14は、放配データパスDB,パーDBにそれぞ れ換放されるブルアップ用トランジスタ Tpu及びブルダ ウントランジスタTpdと、むき込みモード若しくは歐出 しモードのいずれかを設定する二値倡号である傾倒信号 ø3と、同じく二位伯号である密き込みデータDとに基 づいて前記各トランジスタ Tpu, Tpdを以降する险程回 路部16とから肩成され、前配吟型回路部16は乾出し (5)

特闘平6-60658

アップ用トランジスタTpuをオンさせると同時に対配プルダウン用トランジスタTpdをオフさせて前配データパスDB,パーDBの配位を同一包位にリセットし、替き込みモードを改定する前配制御信号の3と前配合き込みデータDとに基づいて前配各トランジスタTpu, Tpdから前配データパスDB,パーDBに相信信号を出力させるように強作する。

【0043】また、図3に示すように前記曽型回路部 は、暮き込みモード時にHレベル、鉈出しモード時にし レベルとなる前記試口信号 **4 3 がNAND回路 6 d**, 6 10 eの一方の入力粒子に入力され、前記NAND回路6d の他方の入力的子にはインパータ回路7 hを介して前記 むき込みデータDが入力され、前配NAND回路6eの 他方の入力増子には前記録き込みデータDが直接入力さ れ、前にNAND回路6dの出力信号は前にデータパス DBのプルアップ用トランジスタTr7のゲートに入力さ れるとともにインパータ回路? i を介して欧データパス DBのプルダウン用トランジスタTr8のゲートに入力さ れ、前記NAND回路6eの出力信号は前記データパス ・パーDBのプルアップ用トランジスタTr9のゲートに 20 入力されるとともにインパータ回路71を介して餃デー タパス・パーDBのプルダウン用トランジスタTr10 の ゲートに入力されるようにね成され、疎記プルアップ用 トランジスタTr7、Tr9及びプルダウン用トランジスタ Tr8. Tr10 はNチャネルMOSトランジスタで构成さ

【0044】 また、図7に示すように前記的型回路的は、むき込みモード時にHレベル、配出しモード時にLレベルとなる前記傾回信号 63がNAND回路 6g, 6hの一方の入力均子に入力され、前配NAND回路 6g 30の他方の入力均子にはインパータ回路7nを介して前記書き込みデータDが入力され、前記NAND回路6hの他方の入力均子には自民合き込みデータDが直投入力され、前記NAND回路6gの出力信号はCMOSインパータ回路7sに入力されるとともに餃CMOSインパータ回路7sの出力均子が前配データパス・パーDBに接続され、前配NAND回路6hの出力信号はCMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるところに接続される。

(0045)

(作用) 飼口保与 の3 により放出しモードが設定されると、偽型回路的16 は容き込みデータDに関わらず、各データバスDB, パーDBに接続されるブルアップ用トランジスタ Tpdがオンされると同時にブルダウン用トランジスタ Tpdがオフされて、データバスDB, パーDBが同一位位にリセットされる。

【0046】また、制御信号φ3によりむき込みモードが設定されると、治理回路部16は前記むき込みデータ Dに基づいて前記各トランジスタTpu, Tpdから前記デ 50

一タパスDB、パーDBに相心信号を出力する。【0047】

【実院例】以下、この発明を具体化した一実施例を図2 ~図6に従って説明する。なお、前記実施例と同一記成 部分は同一符号を付して説明する。

【0048】 図2に示すように、DRAMは多数の配位 セルから均成される複数のメモリセルアレイ10a, 1 0bに対しそれぞれロウデコーダ11a, 11bが設け られる。

【0049】 前配各ロウデコーダ11a, 11bに入力されるロウアドレス偏号に基づいて、各ロウデコーダ11a, 11bにより当該メモリセルアレイ10a, 10b内のワード心が記択される。

【0050】なお、図2に示すコラムデコーダ1、データパスDB、パーDB、センスアンプSA及びメモリセルアレイ10a、10bは、図10に示す約成となっている。

【0051】メモリセルアレイ10a,10b間に設けられるコラムデコーダ1にはコラムアドレス信号が入力され、同コラムアドレス信号に基づいて各メモリセルアレイ10a,10b内のピット急が起択される。

【0052】各メモリセルアレイ10a、10bに関校してそれぞれ何気対のデータバスDB、パーDBが設けられる。前配ロウデコーダ11a、11b及びコラムデコーダ1により超択された配位セルからセル情報を読み出す場合には、起択されたピット億に飲み出されたセル情報がセンスアンプSAで帰還されて当頃データバスDB、パーDBに伝達される。

【0053】そして、同データパスDB、パーDBからセンスパッファ2及び出力回路12を介して入出力刷子DQ1~DQ4から出力される。また、前配ロウデコーダ11a、11b及びコラムデコーダ1により過収された配位セルにセル情報を日き込む場合には、入出力増子DQ1~DQ4に入力される行き込みデータが入力回路13を介してライトアンプ14に入力される。

【0054】そして、同ライトアンプ14に入力される 制御信号 か3に基づいて同ライトアンプ14が活性化さ れると、同ライトアンプ14から当政データパスDB。 パーDB、センスアンプSA及び当敗ピット急を介して 40 記択された配位セルに前配行き込みデータが折たなセル 葡萄として合き込まれる。

【0055】前記ライトアンプ14の協成を図3に従って説明すると、同ライトアンプ14には尉辺回路15から制御信号φ3がNAND回路6d、6eの一方の入力 粒子に入力されている。

【0056】前配NAND回路6dの値方の入力端子に は啓を込みデータDがインパータ回路7hを介して入力 され、前配NAND回路6eの値方の入力始子には前記 むき込みデータDが値接に入力されている。

【0057】前記NAND回路6dの出力信辱はNチャ

特別平6-60658

(6)

ネルMOSトランジスタTr7のゲートに入力されるとと もに、インパータ回路7iを介してNチャネルMOSト ランジスタTr8のゲートに入力されている。

【0058】 そして、両トランジスタTr7, Tr8は同ト ランジスタTr7を高位位因として迅源Vccと電源Vssと の間で直列に投稿され、両トランジスタTr7, Tr8間が データパスDBに接位されている。

【0059】また、前配NAND回路6eの出力信号は NチャネルMOSトランジスタTr9のゲートに入力され るとともに、インパータ回路7 Jを介してNチャネルM 10 OSトランジスタTr10 のゲートに入力されている。

【0060】 そして、西トランジスタTr9, Tr10 は同 トランジスタTr9を高口位口として口頭Vccと口類Vss との間で面列に接続され、阿トランジスタTr9, Tr10 剤がデータバス・パーDBに接収されている。

[0061] このような构成により、制御回路15から 出力される劇倒留号φ3がLレベルとなるとNAND回 路8d、6cの出力信号はHレベルとなり、インパータ 回路?i, 7」の出力信号はLレベルとなる。

[0062] 従って、前記トランジスタTr7, Tr9はオ 20 L, バーBLのQ位並が拡大される。 ンされるとともに、トランジスタTr8, Tr10 がオフさ れてデータパスDB、パーDBは貫函Vccからトランジ スタT17、T19のしさい性分低下した心位に位持され

【0 0 6 3】また、前配割得信号 o 3 がHレベルとなっ た状態で白き込みデータDがHレベルとなると、トラン ジスタTr7、Tr10 がオンされるとともに、トランジス タTr8. Tr9がオフされて、データパスDBはHレベ ル、データパス・パーDBはLレベルとなる。

[O O 6 4] また、前辺物口信号 o 3 がHレベルとなっ 30 かに低下する。 た状態でむき込みデータDがLレベルとなると、トラン ジスタTェ7, Tェ10 がオフされるとともに、トランジス タTr8, Tr9がオンされて、データパスDBはLレベ ル、データパス・パーDBはHレベルとなる。

[0065] なお、各ピットはBL、パーBLに接放さ れるセンスアンプSA、多数の記憶セルC及びピット様 電位リセット回路等の料成は図10に示す前記従来例と 間一である。

【0066】前配制印回路15の印成を図4に従って説 明すると、基礎制力信号RASパーはインパータ回路7 kに入力され、基準的句信号CASパーはインパータ回 路7mに出力される。

【0067】前配インパータ回路7k, 7mの出力信号 はNAND回路6fに入力され、同NAND回路6fの 出力信号はNOR回路8cの一方の入力増子に入力され ている。

[0068] また、前紀NOR回路8cの他方の入力均 子には宿き込み前旬回号WEパーが入力され、同NOR 回路 8 c から前配制印信号φ 3 が出力信号として出力さ れている。

【0069】従って、基準制行信号RASパー、CAS パーがともにLレベルとなって口き込み飼切留号WEパ ーがレレベルとなると、例御信号φ3がHレベルとな り、基準制得信号RASパー、CASパーがともにレレ ベルとなってひき込み間御留号WEパーがHレベルとな ると、制印信号 63 がしレベルとなる。

10

[0070]次に、上記のように得成されたDRAMの 作用を説明する。さて、むさ込み染作を行う場合には、 図5に示すように前記益印制印信号RASパーのLレベ ルへの立ち下がりに基づいてリセット信号AがHレベル からLレベルに引き下げられる。

【0071】この状況で倒えばワード線WLnが忍択さ れてその口位がHレベルに引き上げられると、当飲ワー ド意WLnに投錠されている配位セルCに格的されてい るセル竹鎧に基づいて各ピット玖BL,パーBLに償か な質位益が生じる。

【0072】 ここで、センスアンプSAに覚練V1とし て包録Vssが供給され、包録V2として包額Vccが供給 されて、同センスアンプSAが活性化されてピットはB

【0073】次いで、前配コラムデコーダ1から出力さ れるコラム選択信号CLにより当該ビット穏BL。パー BLに接続された伝送ゲートTrgがオンされ、同ピット 想BL, パーBLに院み出されたセル俯殺がデータパス DB、パーDBに伝定される。

【0074】すると、当酸ピット類BL、パーBLに説 み出されたセル傍辺に基づいてデータパスDB、パーD Bに値かな位位差が生じ、図5に示すように例えばデー タバスDBの質位がデータバス・パーDBの質位より似

【0075】次いで、行き込み切得信号WEパーと基印 的句母CASパーがレレベルとなると含き込みモード となり、前民制の回路15から出力される制御信号φ3 はHレベルとなる。

【0076】 ここで、切えばライトアンプ14にIIレベ ルの口き込みデータDが入力されると、ライトアンプ1 4のトランジスタTr7, Tr10 がオンされるとともに、 トランジスタTr8, Tr9がオフされる。

【0077】 すると、データパスDBはHレベルに引き 上げられるとともに、データパス・パーDBはLレベル に引き下げられる。これにともなってピット貸BLがH レベル、ピット独・パーBLがレレベルとなってセンス アンプSAの操作も反伝され、前配容を込みデータDに 基づくセル位置が当故配管セルに登む込まれる。

【0078】次いで、コラム取択信号CLがLレベルと なって伝送ゲートTrgがオフされ、前紀ピット稳BL, パーBLとデータパスDB,パーDBとが切り口され る。すると、前配制御回路15から出力される慰御信号 φ 3 はLレベルとなって、ライトアンプ 1 4 の各トラン 50 ジスタTr7, Tr9はオンされ、トランジスタTr8, Tr1 (7)

特別平6-60658

0 はオフされる。

[0079] 従って、この状態ではライトアンプ14の トランジスタTr7, Tr9がデータパスDB, パーDBに 対するDC-LOAD回路として効作し、同データパス DB、パーDBは虹頂Vccから各トランジスタTrl, T r2のしきい位分だけ低下した配位にリセットされる。

11

【0080】次いで、選択されていたワード意WLnが レレベルに復帰し、センスアンプSAに供給される質額 V1, V2が1/2Vccにリセットされて同センスアン ブS Aが不活性化される。

【0081】 さらに、リセット信号AがHレベルに立ち 上げられてピット線BL、パーBLが1/2Vccのレベ ルにリセットされて次の効作を待つ状態となる。また、 前記春き込みデータDがLレベルの場合はライトアンプ 14の出力信号が反伝し、データパスDB、パーDB及 びピットはBL、パーBしを介して前記むを込みデータ Dに基づくセル位領が選択された配位セルに召き込まれ る.

【0082】一方、前配DRAMのセル信息の設出し頭 立ち下がりからコラム辺状僧号CLの立ち上がりまでの 動作は説出し効作でも同様である。

パーがレレベルとなり、かつむき込み領揮倡号WEパー がHレベルに心傍されるため、図6に示すように制御回 路15から出力される制御信号φ3はLレベルに急持さ れる.

【0084】従って、ライトアンプ15のトランジスタ Tr7、Tr9がオンされるとともに、トランジスタTr8、 Tr10 がオフされて、データパスDB、パーDBは位額 30 Vccから同トランジスタTrl, Tr2のしきい位分だけ低 下した穏位に危勢される。

(0085) そして、ビット線BL、パーBL院み出さ れたセル情報を均留するセンスアンプSAの出力信号に 基づいて、図6に示すようにデータパスDB、パーDB に①位発が生じ、その①位差をセンスパッファ 2 で増修 してセル情報として出力する。

(0086) 次いで、コラム辺択信号CLにより別の対 のピット想BL、パーBLを選択して同様な偽作により Mでは、基印制物信号RASパー、CASパー及び合き 込み制仰信号WEパーに基づいて引き込みモードが設定 されると、例仰回路15からライトアンプ14に出力さ れる制御信号 43 がHレベルとなる。その制御信号 43 に基づいてライトアンプ 14 が活性化され、沓き込みデ ータDに基づくセル何報が選択された配位セルに貸き込 まれる.

【0087】また、基準制御信号RASバー、CASバ 一及びなき込み制御信号WEパーに基づいて統出しモー ドが設定されると、約御回路15からライトアンプ14 50 レベルにリセットされる。

に出力される部印信号 φ 3 がL レベルとなる。

【0088】その創印留母φ3に基づいてライトアンプ 14のトランジスタTr7, Tr9がデータパスDB, パー DBに対するDC-LOAD回路として効作する。ま た、制御回路15は基印制仰留号RASパー、CASパ 一及びむき込み創切留号WEパーに基づいてライトアン プ14に出力する飼御信号φ3のみを生成する提成であ るため、前記径卒例の舒御回路4に比して至子致を削減 することができる。

12

【0089】従って、前配従来例ではDC-LOAD回 10 路がライトアンプとは閉倒に必要であったが、本実協例 ではライトアンプ14にDC-LOAD回路の似館を持 たせることにより、同DC-LOAD回路を行塔するこ とができるとともに、例仰回路15の回路規模を貸配徒 来例より焙小することができる。

【0090】この結果、DRAMの回路面和を簡小する ことができ、データパスDB、パーDBの本数が増大す るほど、その約小効果も増大する。次に、この発明を具 体化した第二の突旋切を図7に従って説明すると、前記 作を説明すると、前記むき込み動作のリセット個号Aの 20 第一の実践例ではライトアンプ14のトランジスタTr7 ~Tr10 はすべてNチャネルMOSトランジスタで料成 されたが、PチャネルMOSトランジスタとNチャネル MOSトランジスタとからCMOS构成とすることもで きる.

[0091] すなわち、前妃制御回路15から出力され る制御伯号の3は、ライトアンプ14のNAND回路6 g, 6 hの一方の入力粒子に入力され、NAND回路 6 gの他方の入力剤子には、むき込みデータDがインパー 夕回路7nを介して入力される。

【0092】また、NAND回路6hの偽方の入力熔子 には心き込みデータDが直接入力されている。前配NA ND回路6gの出力信号はインパータ回路7qを介して PチャネルMOSトランジスタTr13 とNチャネルMO SトランジスタTrl4 とから构成されるCMOSインパ ータ回路7sに出力される。同CMOSインパータ回路 7 s の出力倒号がデータパス・パーDBに出力される。

【0093】前記NAND回路6hの出力信号はインパ ータ回路7pを介してPチャネルMOSトランジスタT r11 とNチャネルMOSトランジスタTr12 とから得成 セル桁粒を読み出す。以上のようにこの実際例のDRA 40 されるCMOSインパータ回路7 rに出力され、阿CM OSインパータ回路7 rの出力信号がデータパスDBに 出力される。

> 【0094】このような仰成により、慰御信号φ3がL レベルとなると、NAND回路6g, 6hの出力信号は Hレベルとなってインパータ回路7p, 7qの出力信号 はしレベルとなる。

> [0095] 従って、トランジスタTr11 , Tr13 がオ ンされるとともに、トランジスタTr12 , Tr14 がオフ され、データパスDB,パーDBの電位はほぼ母額Vcc

(8)

特買平6-60658

13

(0096) 一方、飼饲信号 63がIIレベルとなって書き込みモードが設定されると、このライトアンプ 14が活性化されて召き込みデータDに基づくセル情報が設択された記憶セルに否定込まれる。

[0097] 従って、このような特成のライトアンブ14により前配第一の実施例と同様な制御信号の3に基づいて、むき込みモード時以外はトランジスタTrll、Trl3をDC-LOAD回路として助作させて、例データパスDB、パーDBを信頼Vccレベルにリセットすることができる。

【0098】また、容き込みモード時にはむき込みデータDに基づいて、 込択された配位セルに所包のセル情報をひき込むことができるので、前配第一の実際例と同様な作用効果を得ることができる。

[0099]

【発明の効果】以上幹述したように、この発明は半歇体 配飽装回のデータパスに接続されるDC-LOAD回路 と、同DC-LOAD回路及びライトアンプを制御する 制御回路を形成するために要する回路面和を増かするこ とができる優れた効果を発抑する。

【図面の印単な説明】

【図1】本発明の原取説明図である。

【図2】DRAMを示すプロック図である。

【図3】第一の実点的のライトアンプを示す回路図であ

14

【図4】第一の実施例のライトアンプ例倒回路を示す回 路図である。

【図5】第一の実施例の沓を込み強作を示す被形図であ
ス

[図 6] 第一の実施例の設出し励作を示す被形図であ

【図7】第二の実施例のライトアンプを示す回路図である。

10 【図8】従来切のライトアンプを示す回路図である。

【図9】 従来例のライトアンプ制制回路を示す回路図である。

【図10】ビット様に核焼される回路弾を示す回路図である。

【図11】従来例の召き込み以作を示す欲形図である。

【関12】従来何の鋭出し頭作を示す旋形図である。

【符号の説明】

14 ライトアンプ

16 為理回路部

20 DB, パーDB データパス

Tpg プルアップ用トランジスタ

Tpd プルダウン用トランジスタ


φ3 制御俗号

D むき込みデータ


【図4】

本発明の原理説明図


[図1]



20一の文章口のライトアンプグプロを表示す日本日



(図6) ローのひにはの口はしり存むますがおる




(9)

特闘平6-60658

[図2]

DPAMを示すブロック圏



(10)

特別平6-60658

[図3]


【図9】

アルスタライトアンプロロ自然を乗す目のロ


第一の実的質のライトアンプを示す回路圏

[図10]

Californo Bode et BBD




【図5】




(図12)

ergoduloaem duo



【图7】

第二の実施例のライトアンプを示す回路圏




(12)

特買平6-60658

(図8)

従来引のライトアンプを示す回路器




(13)

特開平6-60658

【図11】

住来側の名を込み動作を示す激展図



フロントページの協き

(72)発明者 古山 孕昭

受知県帝日井市高点寺町2丁目1844452 宮士通ヴィエルエスアイ株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
\square image cut off at top, bottom or sides
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Отнер

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.